Сортировать:
- по релевантности
- по дате
- по зарплате
от
130 000 Р
Описание Опыт работы от 3 лет. Знание Verilog/SystemVerilog. Опыт работы с FPGA Xilinx 7-ой серии и/или Ultrascale. Опыт разработки и отладки проектов FPGA в среде Xilinx Vivado (IP-Centric Design Flow). Опыт реализации блоков цифровой обработки сигнала ( ...
28.05.2024; Источник: trudvsem.ru